7
Wie funtkoniert Tripel- bzw. Dual-Channel?
Hi Leute,
habe eine kleine Frage bezüglich Dual- oder Triple-Channel:
Beispiel:
Ich habe ein Motherboard mit 6 Speicherbänken (DDR3 - Triple Channel).Diese Bänke werden dann auf 2x3 Bänke farblich aufgeteilt....bedeutet also gleichfarbige gehören "zusammen" oder??
Gehen wir weiter davon aus ich hätte 3x identische 2GB DDR3 Module und nochmal 3x 1GB DDR3 Module.
Ich würde jetzt die jeweils gleichen Module in die gleichfarbigen Bänke stecken. Wie verhalten sich 6 (manchmal auch 9) Speicherbänke gegenüber dem Controller? Aus meinem Halbwissen heraus würde ich jetzt sagen, dass die jeweils gleichenfarbigen Bänken für den controller wie "ein großer" arbeitsspeicher aussehen.... er denkt also ihm ständen 2 RAM-Module mitl 6Gb und noch einmal 3GB zur verfügung
Die Wikipedia erklärung verstehe ich auch nicht so wirklich....
"Als Dual Channel wird die Fähigkeit aktueller PC-Chipsätze und Speichercontroller bezeichnet, mindestens zwei Arbeitsspeicher-Module gleicher Kapazität parallel zu betreiben, wodurch eine höhere Datentransferrate und eine damit verbundene Leistungssteigerung erzielt wird. Dafür sind separate Busse vom Speichercontroller zu den einzelnen Modulen nötig."
habe eine kleine Frage bezüglich Dual- oder Triple-Channel:
Beispiel:
Ich habe ein Motherboard mit 6 Speicherbänken (DDR3 - Triple Channel).Diese Bänke werden dann auf 2x3 Bänke farblich aufgeteilt....bedeutet also gleichfarbige gehören "zusammen" oder??
Gehen wir weiter davon aus ich hätte 3x identische 2GB DDR3 Module und nochmal 3x 1GB DDR3 Module.
Ich würde jetzt die jeweils gleichen Module in die gleichfarbigen Bänke stecken. Wie verhalten sich 6 (manchmal auch 9) Speicherbänke gegenüber dem Controller? Aus meinem Halbwissen heraus würde ich jetzt sagen, dass die jeweils gleichenfarbigen Bänken für den controller wie "ein großer" arbeitsspeicher aussehen.... er denkt also ihm ständen 2 RAM-Module mitl 6Gb und noch einmal 3GB zur verfügung
Die Wikipedia erklärung verstehe ich auch nicht so wirklich....
"Als Dual Channel wird die Fähigkeit aktueller PC-Chipsätze und Speichercontroller bezeichnet, mindestens zwei Arbeitsspeicher-Module gleicher Kapazität parallel zu betreiben, wodurch eine höhere Datentransferrate und eine damit verbundene Leistungssteigerung erzielt wird. Dafür sind separate Busse vom Speichercontroller zu den einzelnen Modulen nötig."
Auf Facebook teilen
Auf Twitter teilen
Auf Reddit teilen
Auf Linkedin teilenBitte markiere auch die Kommentare, die zur Lösung des Beitrags beigetragen haben
Content-ID: 165195
Url: https://administrator.de/contentid/165195
Ausgedruckt am: 22.11.2024 um 21:11 Uhr
7 Kommentare
Neuester Kommentar
Es handelt sich dabei um die Speicherbandbreite: D.h. der BUS-Controller kann die maximale Bandbreite nur herausholen, wenn z.B. bei dir eine von den farbigen Speicherbänken voll besetzt ist, also 3 RAM Riegel aufweist.
Hallo,
das sind zwei unterschiedliche Themen auf einmal.
1. Speichermodule
Der Chipsatz oder die MMU kann einzelnde Module Adressieren. Aber angesprochen wird das RAM linear. Also alle Module in Reihe geschaltet.
Die Anzahl der Module ist aufgrund der leitungslänge begrentz. Weitere Stichworte zum selber Nachschlagen sind hier Registered und full buffered (FB).
2. Später kam Dual- und nun Trippel-Channel hinzu.
Das bedeutet vereinfacht nur, dass Du 2 oder 3 unabhängige Speichercontroller hast. Diese können jeweils nur ihre Module sehen und ansprechen.
Theroretisch verdoppelt oder verdreifacht man damit die Geschwindigkeit. Es ist ein bischen mit dem "RAID-Level" JBOD vergleichbar wo mehrere Festplatten in Reihe geschaltet werden.
Wenn eine Anwendung also sehr viel RAM nutzt wird es schneller, wenn aber immer der gleiche Block genutzt wird bringt es gar nix.
Der Geschwindigkeitsvorteil ist sehr gering.
Dein 1. Controller sieht 3x2GB und der 2. Controller 3x1GB.
Stefan
PS: Haben aktuelle Core i CPUs eigentlich eine MMU?
das sind zwei unterschiedliche Themen auf einmal.
1. Speichermodule
Der Chipsatz oder die MMU kann einzelnde Module Adressieren. Aber angesprochen wird das RAM linear. Also alle Module in Reihe geschaltet.
Die Anzahl der Module ist aufgrund der leitungslänge begrentz. Weitere Stichworte zum selber Nachschlagen sind hier Registered und full buffered (FB).
2. Später kam Dual- und nun Trippel-Channel hinzu.
Das bedeutet vereinfacht nur, dass Du 2 oder 3 unabhängige Speichercontroller hast. Diese können jeweils nur ihre Module sehen und ansprechen.
Theroretisch verdoppelt oder verdreifacht man damit die Geschwindigkeit. Es ist ein bischen mit dem "RAID-Level" JBOD vergleichbar wo mehrere Festplatten in Reihe geschaltet werden.
Wenn eine Anwendung also sehr viel RAM nutzt wird es schneller, wenn aber immer der gleiche Block genutzt wird bringt es gar nix.
Der Geschwindigkeitsvorteil ist sehr gering.
Dein 1. Controller sieht 3x2GB und der 2. Controller 3x1GB.
Stefan
PS: Haben aktuelle Core i CPUs eigentlich eine MMU?
Hiho,
Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Oder hab ich eine Revolution in der Speiocheradressierung verpasst?
LG Florian
Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Oder hab ich eine Revolution in der Speiocheradressierung verpasst?
LG Florian
Vielen Dank schon einmal für die Antworten.
Mir ist jetzt nur noch eine weitere Frage in diesem Zusammenhang aufgekommen.
Sagen wir auf meinem Board sind 9 Bänke in 3 verschiedenen Farben. Bedeutet diese anordnung, dass ich quasi 3 "Ramcontroller" auf meinem Motherboard bzw. in dem CPU besitzte der dann jeweils für ein 3er Paar zuständig ist?
Mir ist jetzt nur noch eine weitere Frage in diesem Zusammenhang aufgekommen.
Sagen wir auf meinem Board sind 9 Bänke in 3 verschiedenen Farben. Bedeutet diese anordnung, dass ich quasi 3 "Ramcontroller" auf meinem Motherboard bzw. in dem CPU besitzte der dann jeweils für ein 3er Paar zuständig ist?
Hallo,
ja. Kann sein
Sockel 1366 ist für Tripple Channel ausgelegt. Dass muss aber nicht jeder Chipsatz unterstützen.
Sind ja schliesslich Farbenblind.
meiste sind es außerdem 3x2 oder 3x4 Bänke.
Stefan
ja. Kann sein
Sockel 1366 ist für Tripple Channel ausgelegt. Dass muss aber nicht jeder Chipsatz unterstützen.
Sind ja schliesslich Farbenblind.
meiste sind es außerdem 3x2 oder 3x4 Bänke.
Stefan
Zitat von @Florian.Sauber:
Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Bei den alten CPUs 8086 und 8088 hats die CPU, bzw. die Software gemacht.Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Ab 286 Gabs ja den Protected Mode der eine Abschottung machte, aber keine wirkliche MMU.
Das kam glaub ich erst mit den 486er und OS/2.
Oder hab ich eine Revolution in der Speiocheradressierung verpasst?
Ne. eher ne Verschlappung im PC Sektor.Die Motorola CPUs (Amiga & Co) konnten das schon 10 Jahre früher.
Stefan
Auch wenns am Thema vorbeigeht 
Die Motorola CPUs (Amiga & Co) konnten das schon 10 Jahre früher.
Da verstehe ich Dich nicht ganz. Die 680x0-Prozessoren nutzen bereits kurz nach ihrer Entwicklung MMU, Wenn Anfangs auch pber Koprozessor-Schnittstelle. Spätestens aber seit dem 68020er, der relativ zeitgleich mit dem 386er von Intel rauskam, war MMU in der CPU integriert.
Das mit der verpassten Revolution bezog ich ja auf die Frage ob die neuste Intelgeneration Speichervirtualisierung jenseits eines Paging-Verfahrens kennt...
Grüsse Florian
Zitat von @StefanKittel:
Ich redete ja auch nicht von Real Mode und einfacher offset- Segmentierung...Zitat von @Florian.Sauber:
Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Bei den alten CPUs 8086 und 8088 hats die CPU, bzw. die Software gemacht.Wenn Du MMU als systemisch-logischen Komplex und nicht als ausgelagerte physische Einheit verstehst, warum nicht?
Was sollte sich denn sonst ums Paging kümmern?
Ab 286 Gabs ja den Protected Mode der eine Abschottung machte, aber keine wirkliche MMU.
Das kam glaub ich erst mit den 486er und OS/2.
Man kann sich natürlich streiten, inwieweit die FourLevelMemory-Protection und VirtualMemoryMode des 80286er bereits dem Konzept der MMU gleichen. Einige Autoren bezeichenen jedoch je nach Modellierung bereits (Selector&) die SegmentationUnit als notwendig, die PagingUnit dagegen (nur) als hinreichend für MMU (IMHO ist das nicht richtig). Spätestens seit der i386er Reihe bezeichnete Intel selbst den Protected Virtual Adress Mode unter einbeziehung von SU und Paging als MMU.Das kam glaub ich erst mit den 486er und OS/2.
Oder hab ich eine Revolution in der Speiocheradressierung verpasst?
Ne. eher ne Verschlappung im PC Sektor.Die Motorola CPUs (Amiga & Co) konnten das schon 10 Jahre früher.
Das mit der verpassten Revolution bezog ich ja auf die Frage ob die neuste Intelgeneration Speichervirtualisierung jenseits eines Paging-Verfahrens kennt...
Grüsse Florian
